e7cores - 弊社独自のFPGA IPコア製品群

イーツリーズ・ジャパンの提供するIPコアは、標準インターフェースとしてUPL(Universal Protocol Line)を採用しています。

UPLとは

VHDLで設計するハードウェアモジュールに限らず、一般に複数のものを組み合わせて利用することは困難なことです。そのため、様々なプラットフォーム上で様々な方法が考えられています。

イーツリーズ・ジャパンでは、ハードウェアを構成するモジュール群の物理的な接続を

  • Reqeust,Ack,Enableの3つの制御信号
  • データバス

に限定し、その上でモジュール同士のデータ授受をシリアライズ化したパケットとしてやり取りすることで、簡単なモジュール間接続を実現しています。この仕組みをUPLと名付けています。この仕組みにより、複雑なデータパスの信号遅延の考慮やモジュールのつなぎ替えによるコード改変の手間を大きく削減することができます。 

さらに詳しく。。。



#
e7 UDP/IP e7 UDP/IP IPコアは,1000Base-T EthernetのMAC層,IP層およびUDP層を取り扱うFPGA上に合成可能なIPコアです.
#
10/100M,1G,10G用。PHYとのインターフェース、イーサフレーム送受信ためのIPコア
#
PCのメモリをFPGAからUPLでアクセス可能にします。GPIO機能(Gen1、Gen2)、DMAインターフェース機能を提供。
#
MIG(Memory Interface Generator by xilinx)のコアを使って、UPLでメモリアクセスを提供